如今隨著節(jié)能、環(huán)保等字眼被提上議程，人們對于生活的觀念也發(fā)生了轉變，對于近幾年發(fā)展迅速的LED高清屏行業(yè)要求也是與時俱進。在這個節(jié)能、環(huán)保呼聲極高的時代，LED顯示屏的進一步節(jié)能又無可厚非的成為了這個行業(yè)追逐的支撐點。最近市場上出現(xiàn)了為數(shù)不多的節(jié)能LED顯示屏,那些這些節(jié)能型LED顯示屏真的會節(jié)能嗎，那么怎么設計節(jié)能型LED顯示屏呢？下面就讓我們來分析節(jié)能顯示屏是如何設計的。

　　首先，從供電電源來看，如果要將5V降為4V，整流肖特基正向壓降所占輸出電壓比重必然增加，開關電源輸出電壓越低，因整流肖特基正向電壓比重越高（其比重X=V壓降/V輸出，輸出從5V降為4V,加入其壓降為0.5V,則其比重將從0.1上升為0.125，提高25%），電源輸出效率就越低，這對于LED屏幕整體節(jié)能效果并不明顯，所以采用這一電源設計原理顯然是是無法實現(xiàn)電源工作效率的提升。同時，5V是標稱值電壓，在市場運用上已經(jīng)相當成熟，啟用新的開關電源電源電壓，降低效率的同時只會增加成本，品質(zhì)也難保障，實現(xiàn)有困難。

　　電源的設計是一個比較成熟的領域，可以采用另外一種設計思路實現(xiàn)度顯示屏的供電，例如同步整流技術。Q10為功率MOSFET，在次級電壓的正半周，Q10導通，Q10起整流作用；在次級電壓的負半周，Q10關斷，同步整流電路的功率損耗主要包括Q10的導通損耗及柵極驅動損耗。當開關頻率低于60KHz時，導通損耗占主導地位；開關頻率高于60KHz時，以柵極驅動損耗為主。在設計低電壓、大電流輸出的AC/DC或DC／DC變換器時，采用同步整流技術能顯著提高電源效率，甚至高達95%。在驅動較大功率的同步整流器時，要求柵極峰值驅動電流IG(PK)≥1A時，還可采用CMOS高速功率MOSFET驅動器。當然采用這一技術給led顯示屏供電是可以將電壓降至所需電壓值，同時電源的效率也能達到一般開關電源電壓的值，因此采使用同步整流技術給led顯示屏供電是可以達到顯著節(jié)能的效果， 電源成本也肯定會有一些增加。

　　其次，我們可以仔細的研究一下led屏幕驅動IC，控制輸出端口的關或者開，輸出端口壓降即VDS =0.65V左右，這是工藝和材料所決定，要把VDS 降為0.2V，甚至0.1V，本身所需的面積必然增大。在MOS管的結構中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅動，實際上就是對電容的充放電。這個充放電的過程是需要段時間的，面積如果增加，在MOS管上的寄生電容也會隨之增大，如此，導致的后果就是整個IC的端口響應速度下降，這對于一個LED屏幕驅動IC將是致命的弱點，因此，想從IC上入手，把轉折電壓降低，同時使驅動IC有足夠的響應速度，起決定作用的是工藝，這是是難以實現(xiàn)的。有人認為可以采用其他的設計原理，但是如果是恒流IC，內(nèi)部電路是可能不一樣，但是通道端口的開關管是必須存在的，所以即使采用其他的設計原理，要想達到電壓下降的目的也是難以實現(xiàn)的。

　　綜上所述，節(jié)能LED顯示屏的實現(xiàn)主要是從供電電源上著手，在驅動IC恒流的狀態(tài)下盡量的減小電源電壓，通過紅綠藍各管芯分開供電來達到節(jié)能的效果，當然電源的成本必然要有所上升。從屏幕驅動IC上入手是很難以實現(xiàn)的，即LED節(jié)能顯示屏的實現(xiàn)與屏幕驅動IC沒有關聯(lián)，而僅僅是供電電源的改進。假如將這一電源用于普通的驅動IC上，同樣可以實現(xiàn)節(jié)能的效果。()